EMC电磁兼容设计全套资料介绍！

1.接地技术。
a.接地电阻的计算与测量
　　路灯设施的接地保护事关国家财产和人民生命安全的大事。为做好接地保护并有效地设置接地电阻，必须正确计算和测量接地电阻。
　　理论上，接地电阻越小，接触电压和跨步电压就越低，对人身越安全。但要求接地电阻越小，则人工接地装置的投资也就越大，而且在土壤电阻率较高的地区不易做到。在实践中，可利用埋设在地下的各种金属管道（易燃体管道除外）和电缆金属外皮以及建筑物的地下金属结构等作为自然接地体。由于人工接地装置与自然接地体是并联关系，从而可减小人工接地装置的接地电阻，减少工程投资。
　　一、接地电阻值的规定
在１０００Ｖ以下中性点直接接地系统中，接地电阻Ｒd应小于或等于４Ω，重复接地电阻应小于或等于１０Ω。而电压１０００Ｖ以下的中性点不接地系统中，一般规定接地电阻Ｒ为４Ω。因此，根据实际安装经验，在路灯照明系统中接地电阻Ｒd应小于或等于４Ω。
　　二、人工接地装置接地电阻的计算
人工接地装置常用的有垂直埋设的接地体、水平埋设的接地体以及复合接地体等。此外，接地电阻大小还与接地体形状有关，在路灯施工应用中，通常使用垂直、水平接地体，这里只简要介绍上述两种接地电阻的计算。
１、垂直埋设接地体的散流电阻
垂直埋设的接地体多用直径为５０ｍｍ，长度２－２．５ｍ的铁管或圆钢，其每根接地电阻可按下式求得：Ｒgo＝[ρＬn(4L/d)]/2πL
式中：ρ—土壤电阻率（Ω／ｃｍ）
Ｌ—接地体长度（ｃｍ）
ｄ—接地铁管或圆钢的直径（ｃｍ）
为防止气候对接地电阻值的影响，一般将铁管顶端埋设在地下０．５－０．８ｍ深处。若垂直接地体采用角钢或扁钢（见图１），其等效直径为：

等边角钢 ｄ＝０．８４ｂ
扁钢 ｄ＝０．５ｂ
为达到所要求的接地电阻值，往往需埋设多根垂直接体，排列成行或成环形，而且相邻接地体之间距离一般取接地体长度的１－３倍，以便平坦分布接地体的电位和有利施工。这样，电流流入每根接地体时，由于相邻接地体之间的磁场作用而阻止电流扩散，即等效增加了每根接地体的电阻值，因而接地体的合成电阻值并不等于各个单根接地体流散电阻的并联值，而相差一个利用系数，于是接地体合成电阻为Ｒg＝Ｒgo/(ηL*n)
式中，Ｒgo—单根垂直接地体的接地电阻（Ω）;
ηL—接地体的利用系数；
ｎ—垂直接地体的并联根数。
接地体的利用系数与相邻接地体之间的距离ａ和接地体的长度Ｌ的比值有关，ａ／Ｌ值越小，利用系数就越小，则散流电阻就越大。在实际施工中，接地体数量不超过１０根，取ａ／Ｌ＝３，那么接地体排列成行时，ηL在０．９－０．９５之间；接地体排列成环形时，ηL约为０．８。
２、水平埋设接地体的散流电阻
一般水平埋设接地体采用扁钢、角钢或圆钢等制成，其人工接地电阻按下式求得：
Ｒsp＝(ρ/2πL)*[Ｌｎ(Ｌ2/dh)＋Ａ]?
式中，Ｌ—水平接地体总长度（ｃｍ）；
ｈ—接地体埋没深度（ｃｍ）；
Ａ—水平接地体结构型式的修正系数
三、接地电阻的测定
接地电阻的测定有多种方法，如利用接地电阻测量仪、电流－电压表法等，其基本方法是测出被接地体至“地”电位之间的电压和流过被测接地体的电流，而后算出电阻值。
图２为电流－电压表法的原理图。其中Ａ、Ｂ为长约１ｍ、直径为５０ｍｍ的临时检测用的辅助钢管，打入地中位置必须距被测接地装置在２０ｍ以上，Ａ、Ｂ间距也应保持在２０ｍ以上。一般采用一根钢管作为辅助极即可达到准确测量的目的。
将电压表和电流表的读数分别记下，并列出下式

ＲdA＝Ｒd＋Ｒn＝Ｕ1／Ｉ1
ＲdB＝Ｒd＋ＲB＝Ｕ2／Ｉ2
ＲAB＝ＲA＋ＲB＝Ｕ3／Ｉ3
因为ＲdA＋ＲdB－ＲAB＝２Ｒd
所以Ｒd＝(ＲdA＋ＲdB－ＲAB)／２Ω
用该方法测电阻不受测量范围的限制，但需要有独立的交流电源，在没有电源的地方，可利用电阻测量仪进行实测。值得一提的是，在测量接地电阻时，应考虑季节性的影响，即在最不利的条件下所测得的结果更符合检测要求。

b.论噪音与接地问题（一）
　　地与电（信号），这是一对形影不离的双胞胎。接地，通常是指用导体与大地相连。可在电子技术中的地，可能就与大地毫不相关，它只是电路中的一等电位面。如收音机、电视机中的地，它只是接收机线路里的一电位基准点。接地，在电力和电子技术中，既简单，又复杂，而且还必不可少。按接地的作用，可分为工作接地、保护接地、过压保护接地、防静电接地、屏蔽接地、信号地等多种。在广电技术中，以上几种接地类型都会遇到。现就结合实际对某些接地技术问题作一阐述。
　　一．保护接地
　　保护接地是为防止绝缘损坏造成设备带电危及人身安全而设置的保护装置，它有接地与接零两种方式。按电力规定，凡采用三相四线供电的系统，由于中性线接地，所以应采用接零方式，而把设备的金属外壳通过导体接至零线上，而不允许将设备外壳直接接地。这在广电系统的配电房中的开关设备，中央空调机、发射机等电源开关设备和大耗电设备中尤为常见。在规划设计时，应从地网中引出接地母线至各设备上，再将机器外壳用导体连至接地母线上。值得指出的是：接地线应接在设备的接地专用端子上，另一端最好使用焊接。有时设备外壳会麻手，这是由于交流漏电而设备外壳没接零造成的。一般可将电源插头拔出调换一下位置再插入即可解决。这在一些常移动的编录设备中，由于接零线常常被忽略，操作人员有的可能会双手同时接触接零和不接零的设备，就有可能发生上述现象。
　　二. 过压保护接地
　　这是为防雷电而设置的接地保护装置。防雷装置最广泛使用的是避雷针和避雷器。避雷针通过铁塔或建筑物钢筋入地，避雷器则通过专用地线入地。避雷器每年雷雨季节来临之前须检验，以防失效。如我台的热线电话接入器遭雷击，就是因话线防雷器失效所致。在防雷引下线上，绝不要连接其他设备的地线，防雷引下线只能单独直接入地，否则雷电会通过引下线损坏其他设备。如某台卫星电视接收机曾数次遭雷击，其原困是馈线与房顶金属护栏摩擦而绝缘损坏，而金属护栏与避雷针引下体焊在一起，以至雷电窜入而击坏接收机。

论噪音与接地问题（二）
　　三. 屏蔽地
　　为防止电磁感应而对视、音频线的屏蔽金属外皮、电子设备的金属外壳、屏蔽罩、建筑物的金属屏蔽网（如测灵敏度、选择性等指标的屏蔽室）进行接地的一种防护措施。在所有接地中，屏蔽地最复杂，有种说不清，道不明的感觉。因为屏蔽本身既可防外界干扰，又可能通过它对外界构成干扰，而在设备内各元器件之间也须防电磁干扰，如大家熟知的中周外壳、电子管屏蔽罩就是例子。
屏蔽不良、接地不当会引起干扰，这些干扰主要有：
　　1.交流干扰，这主要由交流电源引起。对交流干扰的防护，通常对电源进行滤波或在电源变压器初次级间加屏蔽层并接地。在大的杂散电磁场外，为防电磁干扰进行屏蔽接地十分必要。例如，我市新亚新商城开工典礼时，录扩设备附近有台变压器，其电磁场就干扰现场的录扩音。后通过把录扩设备屏蔽接地，解决了这一问题。
　　2.高频干扰。这类干扰来自各类无线发射台的变频或超变频信号，它们窜入电子设备后在机内得到非正常解调而形成声频干扰。
信号频率越高，建筑物或设备的金属网孔眼就应越小，信号线屏蔽层的编织就应越密，否则将失去屏蔽作用。对频繁拔插的信号线，应防止屏蔽层在插头处松动和脱落。因有时仪器设备的屏蔽是通过信号线的屏蔽入地的（它们通过插头插座联接起来），若屏蔽脱落，则很容易造成干扰。如我在汕头某电子厂时，测试人员反应，卫星电视接收机中有时会有一种滋滋作声的干扰并影响图像质量。经跟踪观察，与飞机的经过有关，显然是澄海机场雷达信号的窜入并得到非正常解调所致。经分析查找，原来是信号线的屏蔽层在插头外脱落，使卫星电视接收机屏蔽没接地所致。
　　四. 信号地
　　各种电子电路，都有一个基准电位点，这个基准电位点就是信号地。它的作用是保证电路有一个统一的基准电位，不致于浮动而引起信号误差。
　　信号地的连接是：同一设备的信号输入端地与信号输出端地不能联在一起，而应分开；前级（设备）的输出地只有与后级（设备）的输入地相连。否则，信号可能通过地线形成反馈，引起信号的浮动。这在设备的测试中，信号地的连接尤其要引起注意。例如，本人在某电子公司工作时，质检部门反映卫星接收机质量测试结果不一。原来，质检部的测试仪器，有的外壳接地，有的外壳没接地（测试信号由信号中心传送至各部门），以致信号通过地回馈使测量结果不一致。后把所有接地的测试仪器设为不接地，这种现象就没有了。

2.屏蔽技术

　低频磁场的屏蔽（一）
　　对于许多人而言，低频磁场干扰是一种最难对付的干扰，这种干扰是由直流电流或交流电流产生的。例如，由于炼钢的感应炉中有数万安培的电流，会在周围产生很强的磁场，这个强磁场会使控制系统中的磁敏感器件失灵，最常见的磁敏感设备是彩色CRT显示器。在磁场的作用下，显示器屏幕上的图象会发生抖动、图象颜色会失真，导致显示质量严重降低，甚至无法使用。低频磁场往往随距离的衰减很快，因此在很多场合，将磁敏感器件远离磁场源是一个减小磁场干扰的十分有效的措施。但当空间的限制而无法采取这个措施时，屏蔽是一个十分有效的措施。但要注意的是，低频磁场屏蔽与与射频屏蔽是完全不同的，射频屏蔽可以用铍铜复合材料、银、锡或铝等材料，但这些材料对磁场没有任何屏蔽作用。只有高导磁率的铁磁合金能屏蔽磁场。
　　1.基本原理
　　根据电磁屏蔽的基本原理，低频磁场由于其频率低，趋肤效应很小，吸收损耗很小，并且由于其波阻抗很低，反射损耗也很小，因此单纯靠吸收和反射很难获得需要的屏蔽效能。对这种低频磁场，要通过使用高导磁率材料提供磁旁路来实现屏蔽，如图1所示。由于屏蔽材料的导磁率很高，因此为磁场提供了一条磁阻很低的通路，因此空间的磁场会集中在屏蔽材料中，从而使敏感器件免受磁场干扰。


图1 高导磁率材料提供了磁旁路，起到屏蔽作用

　　从这个机理上看，显然屏蔽体分流的磁场分量越多，则屏蔽效能越高。根据这个原理，我们可以用电路的的计算方法来计算磁屏蔽效果。用两个并联的电阻分别表示屏蔽材料的磁阻和空间的磁阻，用电路分析的方法来计算磁场的分流，由此可以计算屏蔽效果。



　　从公式中可以看出，屏蔽材料的导磁率越高、越厚，则屏蔽效能越高。另外，b越小，屏蔽效能越高，这意味着，屏蔽体距离所保护的空间越近，则效果越好。


低频磁场的屏蔽（二）
　　2.基本概念



　　3.屏蔽材料
　　如前所述，磁屏蔽需要高导磁率材料，满足这种要求的材料是铁镍合金，这种材料具有很高的磁导率。一种常用的合金的化学成分如表1所示。这种材料在正确热处理的条件下，起始磁导率（直流，磁通密度为40高斯）可达到60，000，最高磁导率可达到400，000。



　　磁导率并不是固定不变的，它会随外加磁场、频率等变化。磁导率随频率的变化如图2所示。从图中可以看出，不同厚度的材料的频率特性也不一样，较厚的材料磁导率随频率下降更快一些。

图2 磁导率与频率关系
　　磁导率还与外加磁场强度有关，当外加磁场强度较低时，磁导率随外加磁场的增加而升高，当外加磁场强度超过一定值时，磁导率急剧下降，这时称材料发生了饱和，典型高导磁率材料的磁导率随外加磁场的变化如图3所示。材料一旦发生饱和，就失去了磁屏蔽作用。材料的磁导率越高，越容易饱和。因此，在很强的磁场中，磁导率很高的材料可能并没有良好的屏蔽效能。在选材料时，关键一点是选择同时具有适当饱和特性和足够磁导率的材料。表2给出了一些常用合金的的磁特性。



　

图3 常用高磁导率的磁导率与外加磁场的关系

　 低频磁场的屏蔽（三）
　　4.注意事项
　　高导磁率材料在机械冲击的条件下会极大地损失磁性，导致屏蔽效能下降。因此，屏蔽体在经过机械加工后，如敲击、焊接、折弯、钻孔等，必须经过热处理以恢复磁性。热处理要在特定条件下进行，一般要在干燥氢气炉中以一定的速率加热到1177° C，保持4个小时，然后以一定的速率降温到室温。由于热处理的条件极其严格，因此最好是委托材料厂家进行屏蔽体的加工，在工件完成后，进行热处理。如果，用户一定要自己加工，记住要按照材料厂家提出的条件对屏蔽体进行热处理，以获得最佳屏蔽效能，最理想的方法是将工件寄到厂家进行热处理。
　　在对拼接处进行焊接时，要使用屏蔽材料母料做焊接填充料，这样可以保证焊缝处的高导磁率。如果屏蔽效能要求较低，也可以采用点焊或铆接的方式固定，但要注意拼接处的屏蔽材料要有一定的重叠，以保证磁通路上较小磁阻。
　　当需要屏蔽的磁场很强时，仅用单层屏蔽材料，不是达不到屏蔽要求，就是会发生饱和。这时，一种方法是增加材料的厚度。但更有效的方法是使用组合屏蔽，将一个屏蔽体放在另一个屏蔽体内，它们之间留有气隙。气隙内可以填充任何非导磁率材料做支撑，如铝。组合屏蔽的屏蔽效能比单个屏蔽体高得多，因此组合屏蔽能够将磁场衰减到很低的程度。
　　

　　5.实际应用
　　计算机的CRT显示器受到磁场干扰而发生图象扭曲、失真、滚动等现象是最常见的磁干扰现象。对这种干扰，最有效的方法是将显示器屏蔽起来。屏蔽有两种方法，一种是仅对显象管屏蔽，如图4所示，另一种是对整个显示器屏蔽，如图5所示。

　图4 显象管屏蔽罩

　　图5 显示器屏蔽罩

　　根据前面所述的磁屏蔽理论，屏蔽体将要保护器件包的越紧，则屏蔽效果越好。因此，仅将显象管屏蔽起来方法屏蔽效果更好。但这需要将显示器拆开，重新安装屏蔽，不是一般条件下可以做的。并且，这种方法中使用的屏蔽罩往往需要按照显象管的实际尺寸订做，成本很高。在实际中，将显示器整体屏蔽起来是更加实用的方法。当显示器发生了磁场干扰时，用户只要采购一台标准的显示器屏蔽罩就可以解决问题了。
　　当磁场不是很强时，仅用一块高导磁率材料遮挡一下也能够解决问题。例如，在一个办公区域中，使用着大约20多台工作站，其中有几台的屏幕发生了抖动。调查表明，干扰源是在显示器正下方的电力电缆。电缆中的电流每相仅有30安培，结果是，在显示器处测量的磁场强度超过了70毫高斯。解决的方法是在地板，显示器与电缆之间，放置一块高导磁率屏蔽材料，然后在屏蔽材料上盖一块地毯，如图6所示。
　图6 高导磁率材料能遮挡磁场

在办公室的另一位置，由于靠近配电盘，两台工作站的显示器必须进行屏蔽。

3. 元器件选择

磁干扰滤波电容器使用方法 （一）
　　电容器是电路中最基本的元件之一，利用电容滤除电路上的高频骚扰和对电源解耦是所有电路设计人员都熟悉的。但是，随着电磁干扰问题的日益突出，特别是干扰频率的日益提高，由于不了解电容的基本特性而达不到预期滤波效果的事情时有发生。本文介绍一些容易被忽略的影响电容滤波性能的参数及使用电容器抑制电磁骚扰时需要注意的事项。
1电容引线的作用
　　在用电容抑制电磁骚扰时，最容易忽视的问题就是电容引线对滤波效果的影响。电容器的容抗与频率成反比，正是利用这一特性，将电容并联在信号线与地线之间起到对高频噪声的旁路作用。然而，在实际工程中，很多人发现这种方法并不能起到预期滤除噪声的效果，面对顽固的电磁噪声束手无策。出现这种情况的一个原因是忽略了电容引线对旁路效果的影响。
　　实际电容器的电路模型如图1所示，它是由等效电感（ESL）、电容和等效电阻（ESR）构成的串联网络。
　　 图1 实际电容器的等效电路
　　理想电容的阻抗是随着频率的升高降低，而实际电容的阻抗是图1所示的网络的阻抗特性，在频率较低的时候，呈现电容特性，即阻抗随频率的增加而降低，在某一点发生谐振，在这点电容的阻抗等于等效串联电阻ESR。在谐振点以上，由于ESL的作用，电容阻抗随着频率的升高而增加，这是电容呈现电感的阻抗特性。在谐振点以上，由于电容的阻抗增加，因此对高频噪声的旁路作用减弱，甚至消失。
　　电容的谐振频率由ESL和C共同决定，电容值或电感值越大，则谐振频率越低，也就是电容的高频滤波效果越差。ESL除了与电容器的种类有关外，电容的引线长度是一个十分重要的参数，引线越长，则电感越大，电容的谐振频率越低。因此在实际工程中，要使电容器的引线尽量短，电容器的正确安装方法和不正确安装方法如图2所示。
　　

图2 滤波电容的正确安装方法与错误安装方法

　　根据LC电路串联谐振的原理，谐振点不仅与电感有关，还与电容值有关，电容越大，谐振点越低。许多人认为电容器的容值越大，滤波效果越好，这是一种误解。电容越大对低频干扰的旁路效果虽然好，但是由于电容在较低的频率发生了谐振，阻抗开始随频率的升高而增加，因此对高频噪声的旁路效果变差。表1是不同容量瓷片电容器的自谐振频率，电容的引线长度是1.6mm（你使用的电容的引线有这么短吗？）。

　　

　　尽管从滤除高频噪声的角度看，电容的谐振是不希望的，但是电容的谐振并不是总是有害的。当要滤除的噪声频率确定时，可以通过调整电容的容量，使谐振点刚好落在骚扰频率上。

磁干扰滤波电容器使用方法 （二）
　　　2.温度的影响
　　由于电容器中的介质参数受到温度变化的影响，因此电容器的电容值也随着温度变化。不同的介质随着温度变化的规律不同，有些电容器的容量当温度升高时会减小70%以上，常用的滤波电容为瓷介质电容，瓷介质电容器有超稳定型：COG或NPO，稳定型：X7R，和通用型：Y5V或Z5U三种。不同介质的电容器的温度特性如图2所示。
　　

　　

　　 　图 3 不同介质电容器的温度特性

　　从图中可以看到，COG电容器的容量几乎随温度没有变化，X7R电容器的容量在额定工作温度范围变化12%以下，Y5V电容器的容量在额定工作温度范围内变化70%以上。这些特性是必须注意的，否则会出现滤波器在高温或低温时性能变化而导致设备产生电磁兼容问题。
　　COG介质虽然稳定，但介质常数较低，一般在10～100，因此当体积较小时，容量较小。X7R的介质常数高得多，为2000 ～ 4000，因此较小的体积能产生较大的电容，Y5V的介质常数最高，为5000 ～ 25000。
　　许多人在选用电容器时，片面追求电容器的体积小，这种电容器的介质虽然具有较高的介质常数，但温度稳定性很差，这会导致设备的温度特性变差。这在选用电容器时要特别注意，尤其是在军用设备中。
3.电压的影响
　　电容器的电容量不仅随着温度变化，还会随着工作电压变化，这一点在实际工程必须注意。不同介质材料的电容器的电压特性如图3所示。从图中可以看出，X7R电容器在额定电压状态下，其容量降为原始值的70%，而Y5V电容器的容量降为原始值的30%！了解了这个特性，在选用电容时要在电压或电容量上留出余量，否则在额定工作电压状态下，滤波器会达不到预期的效果。
　　 　

　　图4 电容器的电压特性

　　综合考虑温度和电压的影响时，电容的变化如图4所示。

　　

　　

　　　

　　图5电容器的温度/电压特性



磁干扰滤波电容器使用方法 （三）
　　5.穿心电容的使用
　　在实际工程中，要滤除的电磁噪声频率往往高达数百MHz，甚至超过1GHz。对这样高频的电磁噪声必须使用穿心电容才能有效地滤除。普通电容之所以不能有效地滤除高频噪声，是因为两个原因，一个原因是电容引线电感造成电容谐振，对高频信号呈现较大的阻抗，削弱了对高频信号的旁路作用；另一个原因是导线之间的寄生电容使高频信号发生耦合，降低了滤波效果，如图5所示。

　　　

　　图6 普通电容在高频滤波中的问题

　　穿心电容之所以能有效地滤除高频噪声，是因为穿心电容不仅没有引线电感造成电容谐振频率过低的问题，而且穿心电容可以直接安装在金属面板上，利用金属面板起到高频隔离的作用。但是在使用穿心电容时，要注意的问题是安装问题。穿心电容最大的弱点是怕高温和温度冲击，这在将穿心电容往金属面板上焊接时造成很大困难。许多电容在焊接过程中发生损坏。特别是当需要将大量的穿心电容安装在面板上时，只要有一个损坏，就很难修复，因为在将损坏的电容拆下时，会造成邻近其它电容的损坏。
　　随着电子设备复杂程度的提高，设备内部强弱电混合安装、数字逻辑电路混合安装的情况越来越多，电路模块之间的相互骚扰成为严重的问题。解决这种电路模块相互骚扰的方法之一是用金属隔离舱将不同性质的电路隔离开。但是所有穿过隔离舱的导线要通过穿心电容，否则会造成隔离失效。当不同电路模块之间有大量的联线时，在隔离舱上安装大量的穿心电容是十分困难的事情。为了解决这个问题，国外许多厂商开发了“滤波阵列板”，这是用特殊工艺事先将穿心电容焊接在一块金属板构成的器件，使用滤波阵列板能够轻而易举地解决大量导线穿过金属面板的问题。但是这种滤波阵列板的价格往往较高，每针的价格约30元。
　　1999年，北京天亦通公司开发成功了TLZ – 1系列滤波阵列板（专利申请中）。这种滤波阵列板的滤波性能接近国外产品，但价格仅为国外产品的1/10以下。TLZ – 1系列滤波阵列板的密度是标准2.54mm，可以直接与扁平电缆插座配合，便于安装，可广泛用于电子设备的滤波隔离（图6）。
　　　　

　　图7 滤波阵列板用于电路隔离


磁性材料


磁性材料分类：


功率铁氧体：用来制作高频电源的变压器、电感器磁芯。要求磁芯损耗小。


高μ铁氧体：具有高达8000-10000以上的磁导率，主要用来制作线路滤波器的扼流圈磁芯。


EMI系列：抑制电磁干扰特性好，用于电路连接或电线电缆接插抗干扰。


锰锌铁氧体：普通2000磁导体的用于频率不太高，电流小的场合，主要如罐形磁芯。


镍锌铁氧体：主要有工字形，双孔、四孔、多孔。制作电感及匹配器。


磁粉芯：在强直流磁场（大电流）条件下，磁芯不易饱和，是PFC、输出电感磁芯最理想选材。有MPP、HF、铁粉芯等。


钕铁硼：目前磁性能最高的永磁材料。用于永磁电机等多种场合可制成多种形状。

4） PCB设计

高速PCB设计指南之一


　　 第一篇 PCB布线
　　在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
　　自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。
　　对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。

　　1 电源、地线的处理
　　既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：
　　（1）、众所周知的是在电源、地线之间加上去耦电容。
　　（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm
对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
　　（3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。

　　2 数字电路与模拟电路的共地处理
　　现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
　　数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。

　　3 信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。

　　4 大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。

　　5 布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。

　　6 设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：

　（1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
　（2）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。
　（3）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。
　（4）、模拟电路和数字电路部分，是否有各自独立的地线。
　（5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。
　（6）对一些不理想的线形进行修改。
　（7）、在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
　（8）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。

高速PCB设计指南之二


　　
　　第二篇 PCB布局
　　在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。
　　布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得PCB板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来, 同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。

　　--考虑整体美观
　　一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的。
在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。

　　--布局的检查
　　印制板尺寸是否与加工图纸尺寸相符？能否符合PCB制造工艺要求？有无定位标记？
　　元件在二维、三维空间上有无冲突？
　　元件布局是否疏密有序，排列整齐？是否全部布完？
　　需经常更换的元件能否方便的更换？插件板插入设备是否方便？
　　热敏元件与发热元件之间是否有适当的距离？
　　调整可调元件是否方便？
　　在需要散热的地方，装了散热器没有？空气流是否通畅？
　　信号流程是否顺畅且互连最短？
　　插头、插座等与机械设计是否矛盾？
　　线路的干扰问题是否有所考虑？







　　 第三篇 高速PCB设计
　　（一）、电子系统设计所面临的挑战

　　随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。
　　当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。

　　（二）、什么是高速电路

　　通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。
　　实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。
信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。

　　（三）、高速信号的确定

　　上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间？ 一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。　
PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片，则最大布线长度为7.62mm。
设Tr 为信号上升时间， Tpd 为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。
　高速PCB设计指南之三
　　

　　（四）、什么是传输线

　　PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。

　　（五）、传输线效应

　　基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
　　· 反射信号Reflected signals
　　· 延时和时序错误Delay & Timing errors
　　· 多次跨越逻辑电平门限错误False Switching
　　· 过冲与下冲Overshoot/Undershoot
　　· 串扰Induced Noise (or crosstalk)
　　· 电磁辐射EMI radiation

　　5.1 反射信号
　　如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。
反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。

　　5.2 延时和时序错误
　　信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。
　　通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。

　　5.3 多次跨越逻辑电平门限错误
　　信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。

　　5.4 过冲与下冲
　　过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。

　　5.5 串扰
　　串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。
　　信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。
　　

　　5.6 电磁辐射
　　EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行 EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。

　高速PCB设计指南之四


　　（六）、避免传输线效应的方法
针对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。

　　6.1 严格控制关键网线的走线长度
　　如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。

　　6.2 合理规划走线的拓扑结构
　　解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。
　　对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay <= Trt *0.1.
　　例如，高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。
　　星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。　

　　在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。


　　 串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。　　串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。
　　最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于TTL输入信号(ACT, HCT, FAST)。
　　此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。
　　垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。

　　6.3 抑止电磁干扰的方法
　　很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺 PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现 ，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低 PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。

　　6.4 其它可采用技术
　　为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。
　　当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。
　　任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。
　　如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。
　　走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线和环形天线)。天线对外产生EMI辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。

　　结束语
　　　　高速电路设计是一个非常复杂的设计过程，ZUKEN公司的高速电路布线算法(Route Editor)和EMC/EMI分析软件(INCASES,Hot-Stage)应用于分析和发现问题。本文所阐述的方法就是专门针对解决这些高速电路设计问题的。此外，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显著的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。高速PCB设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的！

5） 电源设计

　开关电源滤波器设计（一）


　　 一、前言
　　传导EMI 是由电源、信号线传导的噪声，连接在同一电网系统中的设备所产生的EMI会经过电源线相互干扰，为了对传到EMI进行抑制，通常在设备宇电源之间加装滤波器，本文主要探讨开关电源的EMI滤波器设计方法。
　　二、开关电源的传到EMI来源与组成
　　开关电源的噪声包含有共模和差模两个分量，此两分量分別是由共模电流和差模电流所造成的。图一所示为共模电流和差模电流的关系图，其中LISN 为电源传输阻抗稳定网络，是传导性EMI 量测的重要工具。在三线式的电力系统中，由电源所取得的电流依其流向可分为共模电流和差模噪声电流。其中，共模噪声电流ICM 指的是Line、Neutral 两线相对于接地线(Ground)之噪声电流分量，而差模噪声电流IDM 指的是直接流经Line 和Neutral两线之间而不流经过地线之噪声电流分量。

　　　　

　　开关电源　　图一共模电流和差模电流之关系图
　　在Line 上，共模噪声电流和差模噪声电流分量是以向量和的关系结合，而在Neutral 上，共模噪声电流和差模噪声电流分量則是以向量差的关系结合，两者的关系以数学式表示如下：
　　
　　其中， 为流经Line 之总噪声电流， 为流经Neutral 之总噪声电流。
　　为了有效抑制噪声，我们必须針对噪声源的产生及其耦合路径进行分析。共模噪声主要是由电路上之Power MOSFET(Cq)、快速二极体(Cd)及高频变压器(Ct)上之寄生电容和杂散电容所造成的，如图二所示。而差模噪声則由电源电路初級端的非连续电流及輸入端滤波大电容(CB)上的寄生电阻及电感所造成，如图三所示。
　　　 图二共模电流耦合路径

　　　　图三差模电流耦合路径

开关电源滤波器设计（二）


　　三、EMI 滤波器的基本架构
　　本文所使用的EMI 滤波器的架构如图四所示，其中的元件包含了共模电感(LC)、差模电感(LD)、X 电容(CX1、CX2)、Y 电容(CY)，以下将对各元件作一一介紹：
　　 　图四EMI滤波器的架构

　　1 共模电感(CM inductor)：
　　共模电感是将两组线圈依图五的绕线方式绕在一个铁心上，这种铁心一般是
　　采用高值的Ferrite core，由于值较高，故电感值较高，典型值是数mH 到数十mH 之间。图五上的绕线方式会使差模电流相互抵消，故对差模而言不具有电感的效果，也不易使铁心饱和。反之对共模电流而言，其所产生的磁通会加倍，所以具有电感的效果。一般而言，耦合电感均有漏电感，因此，绕组对差模电流所产生的磁通无法完全抵消，这对差模噪声的衰减将会有所效用。另一方面对共模电流而言，因为磁通无法完全加倍，这将使得共模电感值降低。
　　共模电感的漏感量测方式如图六所示，将两绕组其中一端连接，由另一端量
　　　 图五共模电感 　　　图六共模电感的漏感测量法

　　测电感值，此量测到的感值即是共模电感的漏感量，可表示成2(LC-M)，其中M表示两绕组之间的互感。
　　在滤波器中共模电感的两个绕组是并联的，以图七为例，理想上，上下两线圈所产生的磁通量是图八的两倍，由于电感的定义是L=φ/I?，其中?是磁通链(Flux linkage)，I 是线圈电流，故上下两线圈的各別感值是图八的两倍，不过两者又是并联，并联后的感值将和图七相同，故等效的共模电感是LC 而不是LC/2。
　　 　

　　图七测量共模电感的两线圈图八测量共模电感的一个线圈

　　2. 差模电感(DM inductor)：
　　差模电感必须流过交流电源电流，一般是采用?值较低的铁粉心(Iron powdercore)，由于?值较低所以感值较低，典型值是数十uH 到数百uH 之间。
　　3.X 电容：
　　X 电容是裝在L、N 之间，一般是选用高容值的金属膜电容，容值由0.1uF到1uF。
　　4. uY 电容：
　　Y 电容是裝在L-G、N-G 之间的电容，通常以成对、相等的容值对稱的出現在滤波器上，其大小必须要符合安规的限制。
　　

开关电源滤波器设计（三）


　　
　　四、EMI 滤波器之CM、DM等效电路推导及衰减度的评估
　　在本文推导等效电路的过程当中，我们把CM电感的漏电感部分，全部并入DM 电感LD 当中。其CM 和DM 等效电路的绘制方法如下：
　　1. CM 的等效电路:
　　欲求图四EMI 滤波器之CM 等效模型，其步骤如下：
　　a. 将所有的X 电容消去，如图九所示。
　　

　　干扰源　　图九EMI滤波器的CM等效模型之一

　　b.以接地点为对稱点将电路对折，其等效CM 电感量等于尚未对折电路之电感量，而DM 电感由于并联的关系，其等效电感量为原本的一半，而Y 电容的等效电容并联成尚未对折电路的两倍，LISN 提供的二个50Ω负载并联成25Ω的等效负载，如图十所示。

　　　

　　干扰源　　图十EMI滤波器的CM等效模型之二

　　2. DM 等效电路：
　　欲求图四之EMI 滤波器DM 等效模型推导步骤如下：
　　a.拿下所有的接地点，简化串联的Y 电容，如图十一。
　　b.将CM 电感取掉，再将DM 电感放到一边，使其为原来的二倍，如图十二。接着我们决定：
　　　

　　干扰源　　图十一EMI滤波器的DM等效模型之一

　　　

　　干扰源　　图十二EMI滤波器的DM等效模型之二

　　1. CM 部份的衰减度
　　图十中的CM 噪声若为开关电源，則可以将其等效成一个电流源，如图十三所示。一般而言，我们习惯以电压变数来观察电路的特性，因此我们运用电路理论中的"互易定理"(Reciprocity theorem)将其转换成如图十四所示的电路。由图十四很容易可以看出它是一个二階的LC 滤波器，其衰减度是以40dB/dec的斜率增加的，如图十五所示，其转折频率为：
　　

　　所以当噪声分离器量到CM 噪声后，便可以决定元件值来计算衰减度以压抑噪声。

　　 　图十三CM的等效电路

　　　图十四互易定理后之CM等效电路

　　2. DM 部份的衰减度
　　图十三中的DM 噪声若为开关电源，則其等效模型将如图十六所示。其中开关的切换频率是二倍的市电频率，所以图十二可更详细的表示成图十七。
　　 　

　　图十六开关电源DM噪声等效模型

　　　

　　图十七开关电源裝严滤波器之DM噪声等效模型

　　考虑图十七之差模等效电路，依开关的状态分成开关ON 和OFF 两种型态
　　进行讨论：
　　1.开关OFF 时：图十七可以化简成图十八之等效电路，我们可以运用电路理论中的"互易定理"将图十八化简成图十九之等效电路，图十八的电流衰减度等于图十九中的反向电压衰减度。由于1/ωCX2远小于ZP(ZP 通常大于10kW)，故ZP可以拿掉，其中100ΩW和CX1对衰减噪声也有作用，可是为了方便起见将它省略掉。开关OFF 时的DM 等效电路如图二十所示，由于此种作法是将原本衰减度60dB/dec 的地方以40dB/dec 来低估，所以严定的元件值会稍大，而其他方面并无影响。
　　 　

　　图十八图十七之简化图

　　　　

　　图十九图十八之简化图

　　　

　　图二十开关OFF时DM等效电路之简化图

　　2.开关ON 时：图十七可以化简成图二十一之等效电路，由于1/ωCX1极小于100W，可将100W电阻省略而化简成图二十二之等效电路。由于S Z 很小( S Z <1W)，故将它省略，而1 X C 对衰减噪声也有作用，然而为了方便起見将它省略掉，如图二十三所示。由图3-28 可知它是一个二階的LC 低通滤波器，具有40dB/dec 的衰减能力，结果和图二十相同，最后假设1 X C = 2 X C = DM C ，則不论开关为ON 或OFF的状态，其转折频率均为：

　　

　　其中：

　　

　　且具有40dB/dec 的衰减能力。

　　

　　　　　　　　图二十一图十七之简化图　　　　　 图二十二图二十一之简化图

　　　　

　　图二十三开关ON时DM等效电路之简化图

开关电源滤波器设计（四）


　　

　　五、EMI 滤波器的设计步骤
　　EMI 滤波器之设计，首先必须获得滤波器所需提供的噪声衰减量，此可利用各种噪声分离器分別量测出待测物在未加任何滤波器元件下之共模和差模原始噪声。接着利用上述所得结果，计算出所需的滤波器元件值，然后将整个设计好的滤波器加在待测物电源输入的最前端，并量测检查此时的噪声是否符合规范。以下就滤波器设计之步骤一一详细作介绍。
　　1. 量测原始共模和差模噪声：
　　

　　　　　　　　　　　　　　　　Noise separator Spectrum analyzer

　　如图二十四所示为传导性EMI 噪声量测系统的架构，噪声由电源传输阻抗稳定网络(LISN)取出以后，经过噪声分离器(Noise separator)可得到想要的噪声值，便可以频谱分析仪(Spectrum analyzer)来进行量测。

　　2. 计算衰减量
　　根据下列式子计算共模滤波器所需提供的噪声衰减量(VATT, CM)dB 及差模滤波器所需提供的噪声衰减量。

　　

　　其中是指规范值，加上6dB 的主要目的是考虑当共模噪声和差模噪声被衰减至规范标准时，有可能发生相位相同或相位相差180o 而使得火线和中性线之总电压噪声大小超过规范的情況。为了避免这种情形发生，在计算衰减量时可先将标准严定于比规范限制小6dB 之处，亦即使噪声抑制之要求更为严格，以避免滤波后噪声大小仍会超过规范限制。

　　3. 计算转折频率(Corner frequency)
　　将從步骤2 所得的共模和差模衰减量 与 ，依其对应于频率的关系分別画在半对数纸上，橫轴单位为Hz纵轴单位为dBuV，如图二十五所示。以共模噪声为例，在对数图中作一條斜率为+40dB/dec 之斜线，将此斜线由规范之最低频率平行往右移动，使其与CM 衰减曲线相切于一点，而且CM衰减曲线完全位于此斜线的下方。此时该斜线会与橫轴相交于一点，此交点所对应之频率即为共模低通滤波器之转折频率 。同理可求得差模低通滤波器之转折频率 。

　　　　图25

　　4. 计算滤波器元件值
　　滤波器元件之电感、电容值越大，則其对噪声之衰减能力越强，且可达到之
　　转折频率越低，对低频噪声之抑制效果越佳，但相对地必须付出成本、体积增加的代价。由材料特性可知，当电感、电容之值越大时，元件阻抗特性的自共振频率越低，可持续衰减噪声之频率范围相对变窄，因此其值不可无限制增大。考虑电容值对体积的变化率较电感值来得小，而且市售之电容器都有固定之容值，较缺乏弹性，所以在决定共模和差模滤波器的元件值时，我们将优先考虑电容，在安规限制许可下，尽量选用较大的容值。本文所采用的EMI 滤波器架构如图四所示，其中X 电容可滤除DM 噪声，而Y 电容可滤除CM 噪声。
　　a. 共模滤波器元件(共模电感(LC)、Y 电容(CY))
　　由于Y 电容是跨接于电力线的两线和地线之间，基于漏电流的限制，Y 电容不能选用太大，以能合乎安规之最大值为主。选取CY 之值后，利用步骤3 所计算得到的共模转折频率fR,CM，可计算出所需共模电感之值如下：
　　

　　b. 差模滤波器元件（差模电感(LD)、X 电容(CX1 、CX2)）
　　Cx1 和Cx2 采用相同的元件值CDM，而此值可由fc, DM 与LD 求得：
　　
　　其中， 可由步骤3 求得，但 和 为未知数，因此对于元件值的决定，设计者有相当大的弹性空间可自行决定。若 值取的越大，則可取越小之值，反之亦然。但滤波器元件值的选用必须考量滤波器对电路本身所造成的影响，例如稳定性和工作性能等因素。
　　六、实验实例
　　以一部市售250W 半桥式电源（规格如表1）为例，设计一个EMI滤波器，使其符合VDE Class B 的规范，图二十六所示为利用差模反射网络（Differential mode rejection network，DMRN）作为噪声分离器的噪声量测系统所量测到未经滤波的CM 噪声频谱，图二十七为DM 噪声频谱，依据前一节的方法，计算出ＣＸ = 0.47μＦ、ＣＹ= 3300ｐＦ、ＬＣ＝3.38ｍＨ、ＬＤ＝18μＨ，利用这些元件值所设计的滤波器如图二十八所示，而经过此滤波器后所量测到的的CM 、DM 噪声频谱如图二十九和图三十所示，显示本文所提的方法可以有效滤除传导性EMI 的噪声干扰。
　　表1 市售250W 的半桥式电源供应器规格表
　　

　　
　　　　　图26未滤波的差模干扰频谱 　　　　　　图27未滤波的共模干扰频谱

　　　　图 28 设计后的滤波器

　　

　　　　　图29 滤波后的差模频谱　　　　　图30 滤波后的共模频谱

6） 防雷技术

弱电系统防雷与接地（一）


　　高压雷电的危害及其防护原理
　　随着计算机技术、通信技术、信息技术的发展，微电子设备应用普及率也得到了迅猛提高。众所周知，微电子设备普遍采用了中、大规模集成电路（LSI、VLSI芯片），从而导致耐过压、耐过流水平的下降，即抗电浪涌能力下降。被国际电工委员会IEC称之为电子时代的—大公害——雷电灾害也频频袭击我国要害部门，轻者造成一定数量的经济损失，重者则造成要害部门的工作瘫痪，雷电的危害已越来越受到人们的重视，尤其是在金融、邮电通信、交通、航空、电力等行业的计算机房、电脑调度中心等部门的工作人员已认识到防雷的必要性。
　　雷电产生的高压可达几千万伏，雷电流的产生时间是微秒级，上升的陡度很大。根据理论公式，可得出如图所示的遭直击雷击的N点电压：
　　

　　UN =LO Hdi/dt+iR+ir
　　其中LO 为单位长度的电感
　　H为高度
　　R为接地电阻
　　R为接闪器、引下线电阻
　　di/dt为雷电流陡度
　　当LO= 1.67μh/m i =100KA
　　di/dt=100KA/2.6μs R=10Ω r=0Ω
　　则UN =1641KV
　　感应电压：
　　UP=UQ C1/（C1+C2）
　　若导体P与地面垂直，则感应电压
　　Ui=0.2(ln100/a-1/2) di/dt
　　当a=5m di/dt=100KA/2.6μs时
　　ui=36.9kv
　　通过以上的计算可知直接雷电压和感应雷电压的厉害程度。
　　雷电成灾可以分为直接雷击和间接雷击。直接雷击是雷电直接击在物体上，产生电效应、热效应和机械力，直接雷的高压和强电流对地面物体造成巨大的破坏；间接雷击主要是指雷电感应和雷电波侵入。雷电感应是雷电在放电时，在附近物体上产生的静电感应和电磁感应并可能使金属部件之间产生电火花；雷电侵入是雷电放电时强烈电磁脉R雷电反击以及雷电过电压波可沿着架空线路和各种信号的进出线路及金属导管进入屋内，危及人体和设备。雷电的破坏主要表现在：强大的电流、灼热的高温、猛烈的冲击波、剧变的电磁场及强烈的电磁辐射，从而造成火灾爆炸，仪器损坏等财产损失以及人员伤亡等事故。
　　由于雷害如此之大，从古以来人类就一直不停地探寻避雷的有效措施，发展到现代防雷保护的基本框架如下：
　　

　　由图可见，现代防雷技术一般分为“三道防线”
　　（1） 将绝大部分雷电流直接引入地下泄散（外部保护）
　　（2） 阻塞沿电源线或数据信号线引入的侵入波危害设备（内部保护及过电压保护）
　　（3） 限制被保护设备上雷电过电压幅值（过电压保护）
　　现在，一般重要场所的电源系统防雷采取三级防护措施，即三相总电源保护，进入室内的单相电源保护和进入设备前的保护。防雷专家最近提出了六点防雷计划，可以说是最恰如其分的了。这六点是
　　（1） 高效的接闪器
　　（2） 安全导引雷电流入地
　　（3） 完善的低电阻地网
　　（4） 清除地面回路
　　（5） 电源浪涌冲击防护
　　（6） 信号及数据线瞬变防护
　　

　　弱电系统防雷与接地（一）


　　
　　1 避雷器及信号保护器的原理
　　现在的过电压保护器件一般都是采用氧化锌（ZNO）压敏电阻以及放电管并接在线路中间，有效地防止电源浪涌和高压，氧化锌（ZNO）压敏电阻有负温度特性，即温度越高，电阻越小，直到击穿。

　　下图为一电源保护简化电原理图
　　

　　它的保护原理是：
　　泄漏电流上升→电阻片温度高→电阻值下降→泄漏电流上升更高难度→电阻值下降更快→热击穿。

　　　　左图为一信号保护器的简化电原理图。

　　它的保护原理是：迭加在信号上的尖峰干扰首先由放电管去除，再由箝位二极管箝位，得到稳定的信号。
　　避雷器是通过间隙击穿达到对地放电的目的，它必须与被保护设备并联，如下图：
　　
　　避雷器的间隙击穿电压比被保护设备绝缘的击穿电压低。正常工作时，避雷器间隙不会击穿。当雷电波沿导线传来，出现危及被保护设备的过电压时，避雷器的间隙就很快击穿，对地放电，使大量电荷泄入地中，从而起到保护作用。过电压过去后，间隙能迅速恢复，使被保护设备正常工作。
　　虽然安装避雷器可以大大减低设备的受损机会，而且可以在任何现成的建筑物及运行中的设备上安装，但要达到最完善的防雷保护技巧，必须从最早建筑物的结构及内部布局设计规划开始。以下是一些基本技巧及考虑因素：
　　（1） 设立一套良好的建筑物避雷网，在可能的条件下尽量增加建筑物外部引下金属导体，使雷电流有更多的分流途径，其产生的相应磁场便减少，也使因电感耦合到传输线的机会降低。
　　（2） 外置设备（如天线、空调等）必须尽量置于建筑物避雷器网45度角内的保护区，关键设备应在60度角内的保护区，否则必须有与之相应的接地措施。
　　（3） 接地措施风本文接地问题
　　（4） 室内设备应尽量置于远建筑物避雷网的引下地金属体。
　　（5） 布线及屏蔽考虑。室内的布线包括及各类传输线之间应尽量减少回路，并且最好能用两端已接地的金属导管作为各类传输线的屏蔽，这样便把传输线感应到瞬间过电压的机会减只至最小。
　　（6） 两座建筑物之间的数据信号线最好能采用光缆传输，或置于管道埋入底下，减少雷电流的破坏。
　　3.接地问题
　　接地是大家非常熟悉的东西。不论是电子、电力、邮电系统，还是在避雷以及消除静电等方面，它都是必不可少的装置。但尽管是熟悉的东西，人们往往忽略其重要性以至发生了许多由于地线不合格造成的问题。如计算机网络受干扰甚至瘫痪，指挥系统受干扰而影响其准确性，通信设备被雷电击穿不能正常工作。尤其在我国的多雷地区经常发生这类事故，在南方某工程建设初期，由于缺乏这方面的考虑，经常导致通信工作不正常。所以接地问题必须引起高度重视。
　　接地是一个比较复杂的问题。一个良好的接地系统可以保证系统设备可靠地工作，有效地防止寄生的电容耦合引起的干扰，解决环境电磁干扰和静电危害，保障人身安全。相反容易因接地处理不当，影响设备政正常工作，造成故障，甚至危机人身安全。
　　系统中，按照接地目的和作用的不同，分为工作接地、保护接地和防雷接地。其中防雷接地应由建筑部门负责考虑，它的作用是为了泄散雷电流的能量，抑制它的危害，其值一般在0.2~20Ω。工作接地又分为直流接地和交流接地，直流接地的目的是为了稳定电路的电位，防止外来干扰，尤其在一下地TTL电路中，由于高低电平幅度的判定值相差很小（约2V左右），在收到一点干扰的情况下，极易造成电平的误判，导致产生错误指令而造成后果，因此要求直流的接地电阻更小，一般要求0.2Ω以下。交流接地也称之为二次接地。其接地电阻要求小于4Ω。交流接地的目的是为了保障人身和设备的安全。保护接地是为了防止由于绝缘层的损坏可能使金属外壳带电而危及人身安全所采取的一种接地措施。
　　各种接地各有优缺点。分散的独立接地可有效地防止信号之间的相互干扰，但在遭受雷击时，易造成不同的接地点地电位不一样，从而引起地电位反击，使设备工作不正常或损坏；综合接地虽然有效地防止了地电位反击，但又会引起不同信号之间的干扰。因此系统的接地问题应综合考虑。为了解决防干扰和防雷击安全兼容问题，可以把逻辑地与防雷地分开布设，这样在正常情况下，两个地系统互不相连，有效地防止了各类信号间的相互干扰，在入户处将两接地系统之间用低压避雷器或放电管连接起来，以求地雷电时自动连接，形成暂态均压等电位体。
　　4.应用实例
　　在×××工程中，数字程控交换机MD110的用户线需经用户方的模拟微波远传到外站，由于操作人员不小心，误将220V的交流电串到405、406两个分机用户线上，至使220V交流电击穿了交换机的滤波板（LPU）而进入用户接口板（ELUII），将两用户接口板损坏；还有几次由于模拟微波只要对端的收发信机先关，则连到指挥所这端的模拟终端就会产生约100V的交流电压。由于我们的内部通信设备好几路（最多达10路），同时连接到该终端上，因此几路电压同时叠加在设备上，所以经常将线路接口电路（PVR2300）损坏。由于发生以上情况，我们立即设计、试验、投产了一批线路接口保护单元（LIPU），运抵现场安装。据现场回来的同事讲，自从安装此接口保护单元后，内通设备的损坏率大大降低，可以说该保护单元达到了预先设计的目的。该保护单元的保护原理跟文中所介绍的第一种信号保护接口基本相似。

7） 静电技术

电路板设计抗ESD规则（一）

　　许多产品设计工程师通常在产品进入到生产环节时才着手考虑抗静电释放(ESD)的问题。如果电子设备不能通过抗静电释放测试，他们就会加班加点找寻不破坏原有设计的解决方案。然而，最终的方案通常都要采用昂贵的元器件，还要在制造过程中采用手工装配，甚至需要重新设计，因此，产品的进度势必受到影响。 即使对经验丰富的工程师和设计工程师，也可能并不知道设计中的哪些部分有利于抗ESD。大多数电子设备在生命期内99%的时间都处于一个充满ESD的环境之中，ESD可能来自人体、家具、甚至设备自身内部。电子设备完全遭受ESD损毁比较少见，然而ESD干扰却很常见，它会导致设备锁死、复位、数据丢失和不可靠。其结果可能是：在寒冷干燥的冬季电子设备经常出现故障现象，但是维修时又显示正常，这样势必影响用户对电子设备及其制造商的信心。
ESD产生的机理
　　要防止ESD，首先必须知道ESD是什么以及ESD进入电子设备的过程。一个充电的导体接近另一个导体时，就有可能发生ESD。首先，两个导体之间会建立一个很强的电场，产生由电场引起的击穿。两个导体之间的电压超过它们之间空气和绝缘介质的击穿电压时，就会产生电弧。在0.7ns到10ns的时间里，电弧电流会达到几十安培，有时甚至会超过100安培。电弧将一直维持直到两个导体接触短路或者电流低到不能维持电弧为止,ESD的产生取决于物体的起始电压、电阻、电感和寄生电容：
　　1. 可能产生电弧的实例有人体、带电器件和机器。
　　2. 可能产生尖峰电弧的实例有手或金属物体。
　　3. 可能产生同极性或者极性变化的多个电弧的实例有家具。 ESD可以通过五种耦合途径进入电子设备：
　　1. 初始的电场能容性耦合到表面积较大的网络上，并在离ESD电弧100mm处产生高达4000V/m的高压。
　　2. 电弧注入的电荷/电流可以产生以下的损坏和故障：
　　a. 穿透元器件内部薄的绝缘层，损毁MOSFET和CMOS元器件的栅极(常见)。b. CMOS器件中的触发器锁死(常见)。c. 短路反偏的PN结(常见)。d. 短路正向偏置的PN结(少见)。e. 熔化有源器件内部的焊接线或铝线(少见)。
　　3. 电流会导致导体上产生电压脉冲(V=L×dI/dt)，这些导体可能是电源、地或信号线，这些电压脉冲将进入与这些网络相连的每一个元器件(常见)。
　　4. 电弧会产生一个频率范围在1MHz到500MHz的强磁场，并感性耦合到临近的每一个布线环路，在离ESD电弧100mm远的地方产生高达15A/m的电流。
　　5. 电弧辐射的电磁场会耦合到长的信号线上，这些信号线起到接收天线的作用(少见)。
ESD会通过各种各样的耦合途径找到设备的薄弱点。ESD频率范围宽，不仅仅是一些离散的频点，它甚至可以进入窄带电路中。为了防止ESD干扰和损毁，必须隔离这些路径或者加强设备的抗ESD能力。表1描述了对可能出现的ESD的防范措施以及发挥作用的场合
防患于未然
　　塑料机箱、空气空间和绝缘体可以屏蔽射向电子设备的ESD电弧。除利用距离保护以外，还要建立一个击穿电压为20kV的抗ESD环境。
　　A1. 确保电子设备与下列各项之间的路径长度超过20mm。
　　1. 包括接缝、通风口和安装孔在内任何用户能够接触到的点。在电压一定的情况下，电弧通过介质的表面比通过空气传播得更远。
　　2. 任何用户可以接触到的未接地金属，如紧固件、开关、操纵杆和指示器。
　　A2. 将电子设备装在机箱凹槽或槽口处来增加接缝处的路径长度。
　　A3.在机箱内用聚脂薄膜带来覆盖接缝以及安装孔，这样延伸了接缝/过孔的边缘，增加了路径长度。
　　A4.用金属帽或者屏蔽塑料防尘盖罩住未使用或者很少使用的连接器。
　　A5.使用带塑料轴的开关和操纵杆，或将塑料手柄/套子放在上面来增加路径长度。避免使用带金属固定螺丝的手柄。
　　A6.将LED和其它指示器装在设备内孔里，并用带子或者盖子将它们盖起来，从而延伸孔的边沿或者使用导管来增加路径长度。
　　A7.延伸薄膜键盘边界使之超出金属线12mm，或者用塑料企口来增加路径长度。
　　A8. 将散热器靠近机箱接缝，通风口或者安装孔的金属部件上的边和拐角要做成圆弧形状。
　　A9. 塑料机箱中，靠近电子设备或者不接地的金属紧固件不能突出在机箱中。
　　A10. 如果产品不能通过桌面/地面或者水平耦合面的间接ESD测试，可以安装一个高支撑脚使之远离桌面或地面。
　　A11.在触摸橡胶键盘上，确保布线紧凑并且延伸橡胶片以增加路径长度。
　　A12.在薄膜键盘电路层周围涂上粘合剂或密封剂。
　　A13.在机箱箱体接合处，要使用耐高压硅树脂或者垫圈实现密闭、防ESD、防水和防尘。


电路板设计抗ESD规则（二）

　　
　　机箱和屏蔽
　　利用金属机箱和屏蔽罩可以阻止ESD电弧以及相应的电磁场，并且保护设备免受间接ESD的影响，目的是将全部ESD阻隔在机箱以外。对于静电敏感的电子设备来说，不接地机箱至少应该具有20kV的击穿电压(规则A1到A9)；而对接地机箱，电子设备至少要具备1,500V击穿电压以防止二级电弧，并且要求路径长度大于等于2.2mm。
　　以下措施能使ESD的屏蔽更有效。
　　B1. 如果需要，应设计由以下屏蔽材料制成的机箱：

　　1. 金属板；
　　2. 聚酯薄膜/铜或者聚酯薄膜/铝压板；
　　3. 具有焊接结点的热成型金属网。
　　4. 热成型金属化的纤维垫子(非编织)或者织物(编织)；
　　5. 银、铜或者镍涂层；
　　6. 锌电弧喷涂；
　　7. 真空金属处理；
　　8. 无电电镀；
　　9. 塑料中加入导体填充材料；
　　10. 对结合点和边缘的处理很关键。
　　B2. 选择一种具有高传导率(低电阻系数)的材料，见表2。
　　B3. 选择屏蔽材料、紧固件材料和垫圈材料来尽可能地减轻腐蚀。参考表2。1. 相互接触的部件彼此之间的电势(EMF)应该小于0.75V。如果在一个盐性潮湿环境中，那么彼此之间的电势必须小于0.25V。2. 阳极(正极)部件的尺寸应该大于阴极(负极)部件。
　　B4. 用缝隙宽度5倍以上的屏蔽材料叠合在接缝处。
　　B5. 在屏蔽层与箱体之间每隔20mm(0.8英寸)的距离通过焊接、紧固件等方式实现电连接。
　　B6. 用垫圈实现缝隙的桥接，消除开槽并且在缝隙之间提供导电通路。
　　B7. 杜绝缺口、裂缝和屏蔽太薄的情况。
　　B8. 避免屏蔽材料中出现直拐角以及过大的弯角。
　　B9. 确保孔径小于等于20mm以及槽的长度小于等于20mm。相同开口面积条件下，采用孔比槽好。
　　B10. 如果要求大的开口以及有敏感器件，应该在操纵杆、指示器之间设置第二层屏蔽。
　　B11. 如果可能，使用几个小的开口来代替一个大的开口。
　　B12. 如果可能，这些开口之间的间距尽量大。
　　B13. 对接地设备，在连接器进入的地方将屏蔽层和机箱地连接在一起。
　　B14. 对未接地(双重隔离)设备，将屏蔽材料同开关附近的电路公共地连接起来。
　　B15. 在靠近电子设备处并行放置一个地平面或二级屏蔽(金属或者铜/聚酯薄膜分层)，并且弯曲该地平面以便在电缆进入位置可以连接到机箱地或者电路的公共地。
　　B16. 尽量让电缆进入点靠近面板中心，而不是靠近边缘或者拐角的位置。
　　B17. 在屏蔽装置中排列的各个开槽要与ESD电流流过的方向平行。
　　B18. 当考虑间接ESD问题时，应该在水平的电路板和背板下面安装一个局部的屏蔽装置。
　　1. 在电源连接器和连接器引向外部的地方，要连接到机箱地或者电路的公共地。
　　2. 在安装孔的位置使用带金属支架的金属片来充当附加的接地点，或者用塑料支架来实现绝缘和隔离。 　
　　3. 电路板/背板下面，要放置聚酯薄膜/铜或者聚酯薄膜/铝压板，并在机箱和连接器金属体之间安放一个紧固薄片，既便宜又容易实现。
　　4. 在底盘中，要使用导电涂层或者导电的填充物(见B1)。
　　B19. 在塑料机箱上的控制面板和键盘位置处安装局部屏蔽装置来阻止ESD：
　　1. 电源连接器和引向外部的连接器的位置，要连接到机箱地或者电路公共地。
　　2. 使用金属片以便小的高频电容可以焊接在屏蔽装置与开关/操纵杆/指示器的连接处之间。
　　3. 在塑料中使用聚酯薄膜/铜或者聚酯薄膜/铝压板，或者使用导电涂层或导电填充物。
　　B20. 在铝板上使用薄的导电铬化镀层或者铬酸盐涂层，但不能采用阳极电镀。
　　B21. 要达到大于20到40dB的屏蔽效果。
　　B22. 除去阳极电镀以及接缝、接合处和连接器处的涂层。
　　B23. 在不锈钢的焊接接合处实现良好的导电连续性。
　　B24. 在塑料中要使用导电填充材料。由于铸型部件的表面通常具有树脂材料，这样很难实现低电阻的连接。
　　B25. 在钢材料上使用薄的导电铬酸盐涂层。
　　B26. 让清洁整齐的金属表面直接接触而不要依靠螺钉来实现金属部件的连接。
　　B27. 紧靠双面板的位置处增加一个地平面，在最短间距处将该地平面连接到电路上的接地点。
　　B28. 沿整个外围用屏蔽涂层(铟锡氧化物、铟氧化物和锡氧化物等)将显示器与机箱屏蔽装置连接在一起。
　　B29. 在操作员经常接触的位置处，要提供一个到地的抗静电(弱导电)路径，比如键盘上的空格键。
　　B30. 要让操作员很难产生到金属板边缘或角的电弧放电。电弧放电到这些点会比电弧放电到金属板中心导致更多间接ESD的影响。
　　B31. 在薄膜键盘电路和与其相对的邻近电路之间放置一个接地的导电层。
接地和邦定
　　ESD电弧电流放电时首先对被击中金属物体的寄生电容充电，然后流经每一个可能的导电路径。电弧电流更容易在片状、或短而宽的带状导体而不是窄线上流过。金属部件之间通过邦定(binding)建立低阻抗的路径，从而使相互之间的电压差降至最低，而接地则提供最终泄放掉累积电荷的路径。为了使接地和邦定能够有效地防止ESD，应该确保ESD电流密度和电流路径阻抗尽可能低。
　　C1.在ESD电流预计会流过的位置采用多点接地。
　　C2.在预计ESD电流不会流过的位置采用单点接地。
　　C3.将机箱的金属部分同底盘地连接在一起。
　　C4.确保每个电缆进入点离机箱地的距离在40mm(1.6英寸)以内。
　　C5.将连接器外壳和金属开关外壳都连接到机箱地上。
　　C6.在薄膜键盘周围放置宽的导电保护环，将环的外围连接到金属机箱上，或至少在四个拐角处连接到金属机箱上。不要将该保护环与PCB地连接在一起。
　　C7.在靠近连接器的地方，要将连接器上的信号用一个L-C或者磁珠-电容滤波器接到连接器的机箱地上。
　　C8.确保未隔离的机箱地与电子设备的距离大于等于2.2mm。
　　C9.在机箱地和电路公共地之间加入一个磁珠。
　　C10.确保邦定接头短而粗。如果可能，长宽比尽量做到小于等于5:1。
　　C11.如果可能使用多个邦定接头，从而避免ESD电流过分集中。
　　C12.确保邦定接头和邦定线远离易受影响的电子设备或者这些电子设备的电缆。
　　C13. 选择邦定接头和邦定线的材料以及紧固件/紧固方式时，要尽可能减小侵蚀，见表2。
　　1. 相互靠近的部件之间的EMF必须小于0.75V，如果在潮湿的环境中EMF值必须小于0.25V；
　　2. 阳极(正极)部件的尺寸应大于阴极(负极)部件。
　　C14.将控制金属柄接地到具有接地叉指或导电衬套的屏蔽装置上。
　　C15.确保邦定带和邦定线远离易受ESD影响的PCB。
　　C16.在铰链中要补充邦定带或邦定线。
　　C17. 通过焊接、铜焊、铅焊或型铁弯曲等方式来焊接不能分开的金属片。
　　C18.从操作/维修考虑，必须分离的金属片要通过下面的方式邦定起来：1.要让金属表面保持清洁并直接接触。2.让具有薄导电涂层的金属表面直接紧密接触。
　　C19.固体邦定带优于编织邦定带。
　　C20.确保邦定处不潮湿。
　　C21.使用多个导体将机箱内所有电路板的地平面或地网格连接在一起。
　　C22.确保邦定点和垫圈的宽度大于5mm。
电路板设计抗ESD规则（三）

　　
　　保护电源
　　电子设备内部的电源分配系统是遭受ESD电弧感性耦合的主要对象。下面的步骤将有助于电源分配系统防范ESD。
　　D1.将电源线和相应的回路线紧密绞合在一起。
　　D2.在每一根电源线进入电子设备的地方放一个磁珠。
　　D3.在每一个电源管脚和紧靠电子设备机箱地之间放一个瞬流抑制器、金属氧化压敏电阻(MOV)或者1kV高频电容。
　　D4. 最好在PCB上布置专门的电源和地平面，或者紧密的电源和地栅格，并采用大量旁路和去耦电容。
　　抗ESD的布局布线设计
　　通过PCB的分层设计、恰当的布局布线和安装以及上述ESD防范方法可以实现PCB的抗ESD设计。要达到期望的抗ESD能力，通常要通过几个测试-解决问题-重新测试这样的周期，每一个周期都可能至少影响到一块PCB的设计。在PCB设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。
　　要调整PCB布局布线，使之具有最强的ESD防范性能。
　　E1.尽可能使用多层PCB：
　　1. 相对于双面PCB而言，地平面和电源平面以及排列紧密的信号线-地线间距能够减小共模阻抗(common impedance)和感性耦合，使之达到双面PCB的1/10到1/100。
　
　　2. 尽量地将每一个信号层都紧靠一个电源层或地线层。
　
　　3. 对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。大多数的信号线以及电源和地平面都在内层上，因而类似于具备屏蔽功能的法拉第盒。
E2.对于双面PCB来说，要采用紧密交织的电源和地栅格。
　　1. 电源线紧靠地线。
　　2. 在垂直和水平线或填充区之间，要尽可能多地连接。
　　3. 一面的栅格尺寸小于等于60mm。
　　4. 如果可能，栅格尺寸应小于13mm(0.5英寸)。
　　E3.确保每一个电路尽可能紧凑。
　　E4.尽可能将所有连接器都放在一边。
　　E5.如果可能，将电源线从卡的中央引入，并远离容易直接遭受ESD影响的区域。
　　E6.在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，要放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。
　　E7.在卡的边缘上放置安装孔，安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。
　　E8. PCB装配时，不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。
　　E9.在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.64mm(0.025英寸)。
　　E10.在卡的顶层和底层靠近安装孔的位置，每隔100mm(4.0英寸)沿机箱地线将机箱地和电路地用1.27mm宽(0.050英寸)的线连接在一起。与这些连接点的相邻处，在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开，以保持开路；或用磁珠/高频电容的跳接，以改变ESD测试时的接地机制。
　E11.如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的顶层和底层机箱地线上不能涂阻焊剂，这样它们可以作为ESD电弧的放电棒。
　　E12.要以下列方式在电路周围设置一个环形地：
　　1. 除边缘连接器以及机箱地以外，在整个外围四周放上环形地通路。
　
　　2. 确保所有层的环形地宽度大于2.5mm (0.1英寸)。
　
　　3. 每隔13mm(0.5英寸)用过孔将环形地连接起来。
　
　　4. 将环形地与多层电路的公共地连接到一起。
　
　　5. 对安装在金属机箱或者屏蔽装置里的双面板来说，应该将环形地与电路公共地连接起来。
　
　　6. 不屏蔽的双面电路则应该将环形地连接到机箱地，环形地上不能涂阻焊剂，以便该环形地可以充当ESD的放电棒，在环形地(所有层)上的某个位置处至少放置一个0.5mm宽(0.020英寸)的间隙，这样可以避免形成一个大的环路。
　
　　7. 信号布线离环形地的距离不能小于0.5mm。
　　E13.在能被ESD直接击中的区域，每一个信号线附近都要布一条地线。
　　E14.I/O电路要尽可能靠近对应的连接器。
　　E15.对易受ESD影响的电路，应该放在靠近电路中心的区域，这样其它的电路可以为它们提供一定的屏蔽作用。
　　E16.通常在接收端放置串联的电阻和磁珠，而对那些易被ESD击中的电缆驱动器，也可以考虑在驱动端放置串联的电阻或磁珠。
　　E17.通常在接收端放置瞬态保护器。1.用短而粗的线(长度小于5倍宽度，最好小于3倍宽度)连接到机箱地。2.从连接器出来的信号线和地线要直接接到瞬态保护器，然后才能接电路的其它部分。
　　E18.在连接器处或者离接收电路25mm(1.0英寸)的范围内，要放置滤波电容。1.用短而粗的线连接到机箱地或者接收电路地(长度小于5倍宽度，最好小于3倍宽度)。2.信号线和地线先连接到电容再连接到接收电路。
　　E19.要确保信号线尽可能短。
　　E20.信号线的长度大于300mm(12英寸)时，一定要平行布一条地线。
　　E21.确保信号线和相应回路之间的环路面积尽可能小。对于长信号线每隔几厘米或几英寸调换信号线和地线的位置来减小环路面积。
　　E22.从网络的中心位置驱动信号进入多个接收电路。
　　E23.确保电源和地之间的环路面积尽可能小，在靠近集成电路芯片每一个电源管脚的地方放置一个高频电容。
　　E24.在距离每一个连接器80mm(3英寸)范围以内放置一个高频旁路电容。
　　E25.在可能的情况下，要用地填充未使用的区域，每隔60mm距离将所有层的填充地连接起来。
　　E26.确保在任意大的地填充区(大约大于25×6mm(1×0.25英寸))的两个相反端点位置处要与地连接。
　　E27.电源或地平面上开口长度超过8mm(0.3英寸)时，要用窄的线将开口的两侧连接起来。
　　E28.复位线、中断信号线或者边沿触发信号线不能布置在靠近PCB边沿的地方。
　　E29.将安装孔同电路公地连接在一起，或者将它们隔离开来。1.金属支架必须和金属屏蔽装置或者机箱一起使用时，要采用一个零欧姆电阻实现连接。2.确定安装孔大小来实现金属或者塑料支架的可靠安装，在安装孔顶层和底层上要采用大焊盘，底层焊盘上不能采用阻焊剂，并确保低层焊盘不采用波峰焊工艺焊接。 E30.不能将受保护的信号线和不受保护的信号线并行排列。
　　E31.要特别注意复位、中断和控制信号线的布线。1.要采用高频滤波。2.远离输入和输出电路。3.远离电路板边缘。
　　E32.PCB要插入机箱内，不要安装在开口位置或者内部接缝处。
　　E33.要注意磁珠下、焊盘之间、可能接触到磁珠的信号线的布线。有些磁珠导电性能相当好，可能会产生意外的导电路径。
　　E34.如果一个机箱或者主板要内装几个电路卡，应该将对静电最敏感的电路卡放在最中间


ESD处理（一）


　　家用电器相关ESD问题的讨论与研究！
　　在电子产品设计中必须遵循抗静电释放的设计规则，本文介绍静电释放（ESD）产生的原理，以及机箱、屏蔽层、接地、布线设计等诸多设计规则，它们有助于预防并解决静电释放产生的危害，值得中国电子设备设计工程师认真研究和学习。
　　许多产品设计工程师通常在产品进入到生产环节时才着手考虑抗静电释放（ESD）的问题。如果电子设备不能通过抗静电释放测试，他们就会加班加点找寻不破坏原有设计的解决方案。然而，最终的方案通常都要采用昂贵的元器件，还要在制造过程中采用手工装配，甚至需要重新设计，因此，产品饿进度势必受到影响。
　　即使对经验丰富的工程师和设计师，也可能并不知道设计中的哪些部分有利于抗ESD。大多数电子设备在生命期内99%的时间处于一个充满ESD的环境之中，ESD可能来自人体、家具甚至设备自身内部。电子设备完全遭受ESD损毁比较少见，然而ESD干扰却很常见，它会导致设备锁死、复位、数据丢失和不可靠。其结果可能是：在寒冷干燥的冬季，电子设备经常出现故障现象，但维修时又显示正常，这样势必影响用户对电子设备及其制造商的信心。
　　ESD产生的机理:
　　要防止ESD，首先必须知道ESD是什么以及ESD进入电子设备的过程。一个充电的导体接近另一个导体时，就有可能发生ESD。首先，在两个导体之间会建立一个很强的电场，产生有电场引起的击穿。当两个导体之间的电压超过它们之间空气和绝缘介质的击穿电压时，就会产生电弧。在0.7ns到10ns的时间里，电弧电流会达到几十安培，有时甚至会超过100安培。电弧将一直维持直到两个导体接触短路或者电流低到不能维持电弧为止。
　　ESD的产生取决于物体的起始电压、电阻、电感和寄生电容：
　　1. 可能产生电弧的实例有人体、带电器件 和机器。
　　2. 可能产生尖峰电弧的实例有手或金属物体。
　　3. 可能产生同极性或者极性变化的多个电弧的实例有家具等。
　　ESD可以五种藕合途径进入电子设备：
　　初始的电场能容性藕合到表面积较大的网络上，并在离ESD电弧100mm处产生高达4000V/m的高压。
　　1. 电弧注入的电荷/电流可以产生以下的损坏和故障:
　　a. 穿透元器件较薄的绝缘层，损毁MOSFET和CMOS元器件的栅极（常见）。b. CMOS器件中的触发器锁死（常见）。c. 短路反偏的PN结（常见）。d. 短路正向偏置的PN结（少见）。e. 熔化有源器件内部的焊接丝或铝线（少见）。
　　2. 电流会导致导体上产生电压脉冲（V=L X dI/dt），这些导体可能是电源、地或者信号线，这些电压脉冲将进入与这些网络相连的每一个元器件（常见）。
　　3. 电弧产生一个频率范围在1MHZ到500MHZ的强磁场，并感性藕合到临近的每一个布线环路，在离ESD电弧100mm的地方产生高达15A/m的电流。
　　4. 电弧辐射的电磁场会藕合到长的信号线上，实际上，这些信号线起到了接收天线的作用（少见）。
ESD会通过各种各样的藕合途径找到设备的薄弱点。ESD频率范围宽，不仅仅是一些离散的频点，它甚至可以进入窄带电路中。为了防止ESD的干扰和损毁，必须隔离这些路经，或者加强设备的抗ESD能力。
　　下表描述了对可能出现的ESD的防范措施以及发挥作用的场合。

　ESD处理（二）


　　ESD藕合路径 ESD对象
　　防范措施 容性藕合 电荷释放 共模阻抗藕合 感性藕合 辐射藕合 输入 输出 电源 地
　　塑料机箱 X X X X 　 X X X X
　　空气间隙 X X X X 　 X X X X
　　绝缘材料 　 X X 　 　 X X X X
　　金属机箱 X X X X X X X X X
　　屏蔽 X X X X X X X X X
　　接地/焊接 X X X X X X X X X
　　电源分布 　 X X X X 　 　 X X
　　旁路/去藕 　 X X X 　 　 　 X X
　　PCB设计/安装 X X X X X X X X X
　　线缆设计/布线 X X X X X X X X X
　　电路设计 　 X X 　 　 X X X X
　　滤波器 X X X X X X X X 　
　　瞬态抑制器 　 X X X X X X X 　
　　抗静电器件 　 X X 　 　 X X X X
　　看门狗记时器 　 　 　 　 　 X X 　 　
　　软件 　 　 　 　 　 X X 　 　
　　表一：防范ESD的措施以及适用的场合。 　 　 　 　 　
　　防范于未然
　　塑料机箱、空气空间和绝缘体可以屏蔽射向电子设备的ESD电弧。除利用距离保护以外，还要建立一个击穿电压为20kV的抗ESD环境：
　　A1，确保电子设备与下列各项之间的路经长度超过20mm:
　　1, 包括接缝，通风口和安装孔在内的任何用户能够接触到的点。在电压一定的情况下，电弧通过介质的表面比通过空气传播得更远。
　　2，任何用户可以接触到的未接地金属，如紧固件、开关、操纵杆和指示器。
　　A2，将电子设备装在机箱凹槽或槽口处来增加接缝处的路经长度。
　　A3，在机箱内用聚脂薄膜带来覆盖接缝以及安装孔，这样延伸了接缝/过孔的边缘，增加了路经的连接器。
　　A4，用金属帽或者屏蔽塑料防尘盖罩住未使用或者很少使用的连接器。
　　A5，使用带塑料轴的开关和操纵杆，或者将塑料手柄/套子放在上面来增加路经的长度。避免使用带金属固定螺丝的手柄。
　　A6，将LED和其它指示器装在设备内孔里，并用带子或者盖子将它们盖起来，从而延伸孔的边沿或者使用导管来增加路经的长度。
　　A7，延伸薄膜键盘边界使之超出金属线12mm，或者用塑料企口增加路经的长度。
　　A8，将散热器靠近机箱接缝，通风口或者安装孔的金属部件上的边和拐角要做成圆弧形状。
　　A9，塑料机箱中，靠近电子设备或者不接地的金属紧固件不能突出在机箱中。
　　A10，如果产品不能通过桌面/地面或者水平藕合面的间接ESD测试，可以安装一个高支撑脚使之远离桌面或地面。
　　A11，在触摸橡胶键盘上，确保布线紧凑并且延伸橡胶片以增加路经长度。
　　A12，在薄膜键盘电路层周围上涂上粘合剂或密封剂。
　　A13，在机箱箱体接合处，要使用耐高压硅树脂或者垫圈，以实现密闭、防ESD、防水和防尘。
　　机箱和屏蔽
　　利用金属机箱和屏蔽可以阻止ESD点弧以及相应的电磁场，并且保护设备免受间接ESD的影响，目的是将全部ESD阻隔在机箱以外。对于静电敏感的电子设备来说，不接地机箱至少应该具有20kV的击穿电压（规则A1到A9）；而对接地机箱，电子设备至少要具备1500V击穿电压以防止二级点弧，并且要求路经长度大于等于2.2mm。
　　以下措施能使ESD的屏蔽更有效：
　　B1，如果需要，应设计由以下屏蔽材料制成的机箱：
　　1， 金属板；
　　2， 聚脂薄膜/铜或者聚脂薄膜/铝压板；
　　3， 具有焊接点的成型金属网；
　　4， 热成型金属化的纤维垫子（非编织）或者织物（编织）；
　　5， 银、铜或者镍涂层；
　　6， 锌点弧喷涂；
　　7， 真空金属处理；
　　8， 无电电镀；
　　9， 在塑料中加入导体填充材料；
　　10， 对结合点和边缘的处理很关键。
　　B2，选择具有高传导体率（低电阻系数）的材料。
　　B3，选择屏蔽材料、紧固件材料和垫子材料来尽可能地减轻腐蚀。
　　表二：不同的材料及相应的电动势要求和电阻系数
　　材料 电动势(EMF,电位:V) 电阻系数
　 　 (阳极,腐蚀) 　
　　镁 ,+2.37V 42
　　镁合金 　 50-175
　　铝 ,+1.66 27
　　锌 ,+0.76V 60
　　电镀钢 　 100-197
　　铝合金 　 27-86
　　铬 ,+0.74V 132
　　镉 ,+0.40V 73
　　低碳钢 ,+0.44V 100-197
　　铁 ,+0.44V 101
　　锡铅焊料 　 145-195
　　不锈钢 　 560-780
　　铅 ,+0.13V 206
　　锡 ,+0.14V 162
　　镍 ,+0.25V 69
　　黄铜 　 61-110
　　铍铜合金 　 29-115
　　铜 ,-0.34V 17.2
　　铜锡合金 　 91-212
　　蒙乃尔铜-镍合金 　 510-614
　　银焊料 　 22-172
　　不锈钢（无源） 　 560-780
　　钛合金 　 482-1700
　　银 ,-0.80V 16
　　钛 ,+1.63 540
　　金 ,-1.50V 22
　　（阴极无源）
　　1， 相互接触的部件彼此之间的电势（EMF）应小于0.75V。如果在一个盐性潮湿环境中，那么，彼此之间的电势必须小于0.75V。
　　2， 阳极（正极）部件的尺寸应该大于阴极（负极）部件。
　　B4，用缝隙宽度5倍以上的屏蔽材料叠合在接缝处。
　　B5，在屏蔽层与箱体之间每隔20mm(0.8英寸)的距离通过焊接、紧固件等方式实现电的连接。
　　B6，用垫圈实现缝隙的桥接，消除开槽并且在缝隙之间提供导电通路。
　　B7，杜绝缺口、裂缝和屏蔽太薄的情况。
　　B8，避免屏蔽材料中出现直拐角以及过大的弯角。
　　B9，确保孔径不大于20mm以及槽的长度不小于20mm。相同开口面积条件下，采用孔比槽好。
　　B10，如果要求大的开口以及有敏感器件，应该在操纵杆与指示器间设置第二层屏蔽。
　　B11，如果可能，可以使用几个小的开口来代替一个大的开口。
　　B12，如果可能，这些开口之间的间距尽量大。
　　B13，对接地设备，在连接器进入的地方将屏蔽层和机箱地连接在一起。
　　B14，对未接地（双重隔离）设备，将屏蔽材料同开关附近的电路公共地连接起来。
　　B15，在靠近电子设备处并放置一个地平面或二级屏蔽（金属或者铜/聚酯薄膜分层），并且弯曲该地面以便在电缆进入位置可以连接到机箱地或者电路的公共地。
　　B16，尽量让电缆进入点，以靠近面板中心，而不是靠近边缘或者拐角的位置。
　　B17，在屏蔽装置中排列的各个开槽要与ESD电流流过的方向平行。
　　B18，当考虑间接ESD问题时，应该在水平的电路板和背板下面专门安装一个局部的屏蔽装置。
　　1， 在电源连接器和连接器引向外部的地方，要连接到机箱地或者电路的公共地。
　　2， 在安装孔的位置使用带金属片来充当附加的接地点，或者用塑料支架来实现绝缘和隔离。
　　3， 电路板/铜或者聚酯薄膜/铝压板，并在机箱和连接器金属之间安放一个紧固薄片，既便宜又容易实现。
　　4， 在底盘中，要使用导电的涂层或者导电的填充物（详见B1）。
　　B19，在塑料机像上的控制面和键盘位置处安装局部屏蔽装置，用来阻止ESD：
　　1， 电源连接器和引向外部的连接器的位置，要连接到机箱地或者公共地。
　　2， 使用金属片以便小的高频电容可以焊接在屏蔽装置与开关/操纵杆/指示器的连接处之间。
　　3， 在塑料中使用聚酯薄膜/铝压板，或者使用导电的涂层或者导电的填充物。
　　B20，在铝板上使用薄的导电铬化镀层或者铬酸盐涂层，但不能采用阳极电镀。
　　B21，一定要达到大于20到40dB的屏蔽效果。
　　B22，除去阳极电镀以及接缝、接合处和连接器处存在的涂层。
　　B23，在不锈钢的焊接接合处实现良好的导电连续性。
　　B24，在塑料中应该使用导电填充材料。由于铸型部件的表面通常都具有树脂材料，这样不容易实现低电阻的连接。
　　B25，在钢材料上使用薄的导电铬酸盐涂层。
　　B26，让清洁整齐的金属表面直接接触而不要依靠螺钉来实现金属部件的连接。
　　B27，紧靠双面板的位置处增加一个地平面，在最短间距处将该地平面连接到电路上的接地点。
　　B28，沿整个外围用屏蔽涂层（铟锡氧化物、铟氧化物和锡氧化物等）将显示器与机箱屏蔽装置连接在一起。
　　B29，在操纵员经常接触的位置处，要提供一个到地的抗静电（弱导电）路径，比如键盘上的空格键。
　　B30，要让操纵员很难产生到金属板边缘或角的电弧放电。电弧放电到金属板中心导致更多见解ESD的影响。
　　B31，在薄膜键盘电路和与其相对的邻近的电路之间，放置一个接地的导电层。
接地和邦定:
　　ESD点弧电流放电时首先对被击中金属物体的寄生电容充电，然后流经每一个可能的导电路径。电弧电流更容易在片状或短而宽的带状导体而不是窄线上流过。
　　金属部件之间通过邦定（binding）建立低阻抗的路径，从而使相互之间的电压差降至最低，而接地则提供最终泄放掉积累电荷的路径。
　　为了使节电和邦定能够有效地防止ESD，应该确保ESD电流密度和电流路径阻抗尽可能低：
　　C1，在ESD电流预计会流过的位置上采用多点接地。
　　C2，在雨季ESD电流不会流过的位置采用单点接地。
　　C3，将机箱的金属部分同底盘地连接在一起。
　　C4，确保每个电缆进入点离机箱地的距离在40mm(1.6英寸)以内。
　　C5，将连接器外壳和金属开关外壳都连接到机箱地上。
　　C6，在薄膜键盘周围放置宽的导电保护环，将环的外围连接到金属机箱上，或至少在四个拐角处连接到金属机箱上。不要将该高呼环与PCB地连接在一起。
　　C7，在靠近连接器的地方，要将连接器上的信号用一个L-C或者磁珠-电容滤波器接到连接器的机箱地上。
　　C8，确保未隔离的机箱地与电子设备的距离大于或等于2.2mm。
　　C9，在机箱地和电路公共地之间加入一个磁珠。
　　C10，确保邦定接头短而粗。如果可能，长宽比尽量做到小于等与5:1。
　　C11，如果可能，使用多个邦定接头，从而避免ESD电流过分集中。
　　C12，确保邦定接头和邦定线远离易受影响的电子设备或者这些电子设备的电缆。
　　C13，选择邦定接头和邦定线的材料以及紧固件/紧固方式时，要尽可能减小侵蚀，见表2。
　　1， 相互靠近的部件之间的EMF值必须小于0.75V，如果在潮湿的环境中EMF值必须小于0.25V；
　　2， 阳极（正极）部件的尺寸应大于阴极（负极）部件。
　　C14，将控制金属柄接地到具有接地叉指或导电衬套的屏蔽装置上。
　　C15，确保邦定带和邦定线远离易受ESD影响的PCB。
　　C16，在铰链中要补充邦定带或者邦定线。
　　C17，通过焊接、铜焊、铅焊或者型铁弯曲等方式来焊接不能分开来的金属片。
　　C18，从操作/维修考虑，必须分离开的金属片必须通过下面的方式邦定起来：
　　1， 要让金属表面保持清洁并且直接接触。
　　2， 让具有薄导电涂层的金属表面直接紧密接触。
　　C19，固体邦定带优于编织邦定带。
　　C20，确保邦定处不潮湿。
　　C21，使用多个导体，以将机箱内所有电路板的地平面或者地网格连接在一起。
　　C22，确保邦定点和垫圈的宽度大于5mm。
　　电子设备内部的电源分配系统是遭受ESD点弧感性藕合的主要对象。
　　下面的几个步骤将有助于电源分配系统防范ESD:
　　D1，将电源线和相应的同路线紧密绞合在一起。
　　D2，在每一根电源线进入电子设备的地方放一个磁珠。
　　D3，在每一个电源管脚和一个瞬流抑制器、金属氧化压敏电阻（MOV）或者1KV的高频电容。
　　D4，最好在PCB上布置专门的电源和地平面，或者紧密的电源和地栅格，并采用大量傍路和去藕电容。
ESD处理（三）


　　看ESD的布局布线设计:
　　通过PCB的分层设计、恰当的布局布线和安装，以及上述ESD防范方法可以实现PCB的抗ESD设计。
　　要达到期望的抗ESD能力，通常需要通过几个测试-解决问题-重新测试这样的周期，每一个周期都可能至少影响到一块PCB的设计。在PCB设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。
要调整PCB布局布线，是之具有最强的ESD防范性能：
　　E1，尽可能使用多层PCB；
　　1， 相对于双面PCB而言，地平面和电源平面以及排列紧密的信号线-地线间距能够减小共模阻抗（common impedance）和感性藕合，是之达到双面PCB的1/10到1/100。
　　2， 尽量地见每一个信号层都紧靠一个电源层或者地线层。
　　3， 对顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。大多数的信号线以及电源和地平面都在内层上，因而类似于具备屏蔽功能的法拉第盒。
　　E2，对于双面PCB来说，应该采用紧密交织的电源和地栅格。
　　1， 电源线紧靠地线。
　　2， 在垂直和水平线或填充区之间，要尽可能多连接。
　　3， 一面的栅格尺寸不大于60mm。
　　4， -如果可能，栅格尺寸应小于13mm（0.5英寸）。
　　E3，每个电路尽可能紧凑。
　　E4，尽可能将所有连接器都放在一边。
　　E5，如果可能，将电源线从卡的中央引入，并远离容易直接遭受ESD影响的区域。
　　E6，在引向机箱外的连接器（容易直接被ESD击中）下方的所有PCB层上，要放置宽的机箱地或者多边形填充地，并每隔大约13mm距离用过孔将它们连接在一起。
　　E7，在卡的边缘上放置安装孔，安装周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。
　　E8，PCB装配时，不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。
　　E9，在每一层的机箱和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.64mm(0.025英寸)。
　　E10，在卡的顶层和底层靠近安装孔的位置，每隔100mm(4.0英寸)沿机箱地线将机箱地和电路地用1.27mm宽（0.050英寸）的线连接在一起。与这些连接点的相邻处，在机箱地和电路地之间放置用于安装的焊盘或者安装孔。这些地线连接可以用刀片划开，以保持开路；或者用磁珠/高频电容的跳接，以改变ESD测试时的接地机制。
　　E11，如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的顶层和底层机箱地线上不能涂阻焊剂，这样它们可以作为ESD电弧的放电棒。
　　E12，要以下列方式在电路周围设置一个环形地；
　　1， 除边缘连接器以及机箱地以外，在整个 外围四周放上环形通路。
　　2， 确保所有层的环形地宽度大于2.5mm(0.1英寸)。
　　3， 每隔13mm(0.5英寸)用过孔将环形地连接起来。
　　4， 将环形地与多层电路的公共地连接到一起。
　　5， 对安装在金属机箱或者屏蔽装置里的双面板来说，应该将环形地与电路公共地连接起来。
　　6， 不屏蔽的双面电路则应该将环形地连接到机箱地，环形地上不能涂阻焊剂，以便该环形地可以充当ESD的放电棒，在环形地（所有层）上的某个位置处至少放置一个0.5mm宽（0.020英寸）的间隙，这样可以避免形成一个大的环路。
　　7， 信号布线离环形地的距离不能小于0.5mm。
　　E13，在能被ESD直接击中的区域，每一个信号线附近都要布一条地线。
　　E14，I/O电路要尽可能靠近对应的连接器。
　　E15，对容易受到ESD影响的电路，应该放在靠近电路中心的区域，这样其它的电路就可以为它们提供一定的屏蔽作用。
　　E16，通常在接收端放置串联的电阻和磁珠而对那些易被ESD击中的电缆驱动器，也可以考虑在驱动端放置串联的电阻或磁珠。
　　E17，通常在接受端放置瞬态保护器。
　　1， 用短而粗的线连接到机箱地。线的长度一般情况下应小于5倍宽度，最好成绩小于3倍宽度。
　　2， 从连接器出来的信号线和地线要直接连接到瞬态保护齐，然后才能连接电路的其它部分。
　　E18，在连接器处或者离接收电路25mm(1.0英寸)的范围内，要放置滤波电容。
　　1， 用短而粗的线连接到机箱地或者接收电路地，线的长度一般情况下应小于5倍的宽度，最好小于3倍的宽度。
　　2， 信号线和地线先连接到电容在连接到接收电路。
　　E19，要确保信号线尽可能的短。
　　E20，当信号线的长度大于3000mm(12英寸)时，一定要平行布一条地线,确保信号线和相应回路之间的环路面积尽可能小。对于长信号线每　　隔几厘米或几英寸调换信号线和地线的位置来减小环路面积。
　　E22，从网络的中心位置驱动信号进入多个接受电路。
　　E23，确保电源和地之间的环路面积尽可能小，在靠近集成芯片每一个电源管脚的地方放置一个高频电容。
　　E24，在距离每一个连接器80mm(3英寸)范围以内放置一个高频旁路电容。
　　E25，在可能的情况下，要用地填充未使用的区域，没隔60mm距离将所有层的填充地连接起来。
　　E26，确保在任意大的地填充区（约大于25X6mm(1X0.25英寸)）的两个相反端点位置处要与地连接。
　　E27，当电源或地平面上开口长度超过8mm(0.3英寸)时，要用窄的线将开口的两侧连接起来。
　　E28，复位线，中断信号线或者边沿触发信号线不能布置在靠近PCB边沿的地方。
　　E29，将安装孔同电路公共地连接在一起，或者将它们隔离开来。
　　1， 当金属支架必须和金属屏蔽装置或者机箱一起使用时，要采用一个零欧姆电阻实现连接。
　　2， 当确定安装孔的大小，来实现金属或者塑料支架的可靠安装，在安装孔顶层和底层上要采用大的焊剂，并且要确保低层焊盘不采用波峰焊工艺进行焊接。
　　E30，不能将受保护的信号线和不受保护的信号线一起并行排列。
　　E31，要特别注意复位、中断和控制信号线的布线：
　　1， 要采用高频滤波。
　　2， 远离输入和输出电路。
　　3， 远离电路板边缘。
　　E32，PCB要插入机箱内，不要安装在开口位置或者内部接缝处。
　　E33，要注意磁珠下、焊盘之间、可能接触到磁珠的信号线的布线。有些磁珠导电性能相当好，可能会产生以外的导电路径。
　　E34，如果一个机箱或者主板要内装几个电路卡，应该将对静电最敏感的电路卡放在最中间


     THE  END !